PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-161195

(43) Date of publication of application: 23.06.1995

(51)Int.Cl.

G11C 16/06 G06F 12/00

(21)Application number: 06-165859

(71)Applicant: INTEL CORP

(22)Date of filing:

27.06.1994

(72)Inventor: FANDRICH MICKEY L

DURANTE RICHARD J UNDERWOOD KEITH F

ROZMAN RODNEY R

(30)Priority

Priority number: 93 86186

Priority date : 30.06.1993

Priority country: US

(54) FLASH MEMORY


(57)Abstract:

PURPOSE: To provide a chip mechanism extremely displaying flexibility in the case of being used in an application and controlling a flash memory increasing the entirely throughput of executing operation.

CONSTITUTION: The flash memory 310 is provided with a user interface 40 and a flash array controller 50. The user interface 40 is provided with a function receiving a user demand issued from a processor and holding together plural demands to be executed. Further, the user interface is also provided with the function controlling the priority of the demand to be executed.

The operation on the flash array such as programming and erasing or the like is executed with the array controller 50. A array controller 40 is a general processor

having a program memory programmable by the user. One or plural algorithms capable of executing with the array controller are stored in the program memory. The algorithm is selected in accordance with the demand received with the user interface 40. Since each array



is allowed to operate in parallel, the operation input is increased.

LEGAL STATUS

[Date of request for examination]

18.05.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-161195

(43)公開日 平成7年(1995)6月23日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

G 1 1 C 16/06

G06F 12/00

550 A 9366-5B

G 1 1 C 17/00

309 Z

審査請求 未請求 請求項の数2 FD (全 20 頁)

(21)出願番号

特願平6-165859

(22)出廣日

平成6年(1994)6月27日

(31)優先権主張番号 086186

0 9 0 1 9 9

(32) 優先日

1993年 6 月30日

(33)優先権主張国

米国 (US)

(71)出願人 591003943

インテル・コーポレーション

アメリカ合衆国 95052 カリフォルニア

州・サンタクララ・ミッション カレッジ

ブーレパード・2200

(72)発明者 ミッキイ・リー・フランドリッチ

アメリカ合衆国 95667 カリフォルニア

州・プレイサーヴィル・パニング ウェ

イ・234

(74)代理人 弁理士 山川 政樹

最終頁に続く


(54) 【発明の名称】 フラッシュメモリ

(57)【要約】

(修正有)

【目的】 アプリケーションで使用する際に劇的な柔軟性を提供し、行う動作の全体的なスループットを増大するフラッシュメモリを制御するチップメカニズムを提供する。

【構成】 フラッシュメモリシステム310にはユーザインターフェイス40とアレィ制御器50を含める。ユーザインターフェイスはプロセッサにより出されたユーザコマンドを受取り、実行するため複数のコマンドを待ち合わせさせる機能を有している。ユーザインターフェイスは更に実行するコマンドの優先順位を制御する調整器としても機能する。アレィ制御器はプログラムや消去などのフラッシュアレィ上での動作を行う。アレィ制御器はエーザがプログラム可能なプログラムメモリを有する汎用プロセッサである。プログラムメモリはアレィ制御器で実行できる1つないし複数のアルゴリズムを格納する。アルゴリズムはユーザインターフェイスで受け取ったコマンドに従って選択する。



【特許請求の範囲】

【請求項1】 バスによりメモリに接続されているプロセッサを登載したシステムのそのバスに接続されたフラッシュメモリアレイにおいて、

フラッシュメモリにより実行するコマンドを受け取るユーザインターフェイスであって、実行している現在コマンドを含め1つないし複数のコマンドを格納するコマンド待ち行列を有するユーザインターフェイスと、

前記ユーザインターフェイスに接続されてコマンドを受け取って実行し、アレイの読取り、消去、プログラムを行う電源を制御するアレイコントローラと、

前記アレイコントローラに接続されてアレイコントローラの状態を記憶する複数のレジスタと、

設定されるとコマンドの実行中に割込みの発行を可能に する割込み状態ビットとからなり、

割込み状態ビットが設定され、コマンド待ち行列が実行している現在コマンドと実行する次のコマンドを含む場合、前記ユーザインターフェイスは割込みをアレイコントローラに出し、前記アレイコントローラはアレイを所定の状態にし、アレイコントローラの状態を保存し、次のコマンドを実行し、レジスタに記憶された状態を回復し、現在コマンドの実行を続行し、

割り込みが、フラッシュアレイを変改することなしにフラッシュメモリシステムによって処理される、前記バスに接続された前記フラッシュメモリ・アレイシステム。

【請求項2】 バスによりメモリに接続されているプロセッサを登載したシステムそのバスに接続されたフラッシュメモリアレイにおいて、

データを記憶する複数のフラッシュセルからなるフラッシュアレイと

フラッシュメモリシステムにより実行するコマンドを受け取るユーザインターフェイスであって、実行している現在コマンドを含め1つないし複数のコマンドを格納するコマンド待ち行列を有し、かつ実行したときにコマンドを行うコードの位置を識別するコマンドアドレスを生成するユーザインターフェイスと、

前記ユーザインターフェイスに接続されてコマンドアドレスを受け取るアレイコントローラであって、マイクロコントローラとプログラムメモリとを有し、前記プログラムメモリはユーザがプログラム可能で、前記コマンドアドレスは前記マイクロコントローラが実行するプログラムメモリ内のコードの位置を識別し、前記マイクロコントローラはプログラムメモリ内のコードに従ってフラッシュアレイ上で書込み、消去動作を行うアレイココトローラにより行う複数の機能を行うことができ、柔軟性を増大してプロセッサからのフラッシュアレイの制をオフロードする前記バスに接続されたフラッシュメモリシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はフラッシュメモリに関し、特にフラッシュメモリ動作を制御する装置と方法に関する。

[0002]

【従来の技術】従来の不揮発性半導体メモリの1つのタイプにフラッシュ電気的消去、書込み可能読取り専用メモリ(「フラッシュ」)がある。フラッシュメモリは電気信号で書込み可能で、一旦書き込むとフラッシュメモリはそのデータが消去されるまでそれを保持する。消去後、フラッシュメモリには新しいコードないしデータを書き込むことができる。

【0003】フラッシュメモリは従来の電気的消去、書 込み可能読取り専用メモリ(「EEPROM])とは消 去に関して異なっている。従来のEEPROMは一般に 個々のバイトの消去制御にセレクトトランジスタを使用 する。他方、フラッシュメモリは一般に単一のトランジ スタセルではるかに高い密度を達成する。従来のフラッ シュメモリの消去方法では、メモリアレイ内の全てのメ モリセルのソースに高電圧を同時に供給し、それにより 全アレイの消去をもたらしている。一般に論理1は、ビ ットセルのフローティングゲートに電子がほんのわずか しか (電子があれば) 格納されないことを意味し、論理 0は多くの電子がブロックセルのフローティングゲート に格納されていることを意味する。フラッシュメモリの 消去により論理1が各々のビットセルに格納される。そ のフラッシュメモリの各々の単一のビットセルは先に消 去しなければ論理0から論理1に重ね書きすることはで きない。しかしそのフラッシュメモリの各々の単一ブロ ックセルは、それが消去状態に固有の数の電子を含むフ ローティングゲートに単に電子を追加するだけであるの で、論理1から論理0には重ね書きすることができる。 【0004】消去、書込み、妥当性検査過程は、それら

【0004】消去、書込み、妥当性検査過程は、それらのステップを行うのに必要な電圧の慎重な制御を要する。例えば従来のフラッシュメモリに、256キロビットフラッシュメモリであるインテル社(カリフォルニア州サンタクララ)から市販されている28F256相補形金属酸化物半導体(CMOS)フラッシュメモリがある。フラッシュメモリを制御するため、メモリには電気的な消去と再書込みを管理するコマンドレジスタを含める。コマンドは消去のために、制御マイクロプロセッサから標準のマイクロプロセッサ書込みタイミングを用いて書き込まれる。コマンドレジスタの内容は、消去、書込み回路を制御する内部状態マシンへの入力としての役割をする。

[0005]

【発明が解決しようとする課題】フラッシュメモリの密度が増大したことで、フラッシュメモリを含むアプリケーションも増大した。それらのアプリケーションは劇的に変化し、しばしば異なる処理、制御メカニズムを必要

とする。一般にアプリケーションはバスを通してフラッシュメモリに接続されているマイクロコントローラにより駆動する。しかしマイクロコントローラでのオーバーヘッドが大きいとフラッシュ処理のスループットが減をする。更にフラッシュメモリの適切な信頼できる動作を確保するため、消去手順は厳密に守らなければならない。従ってマイクロコントローラを用いてバス上でラッシュメモリを制御することとマイクロコントローラをすることは、例えばマイクロコントローラにより出されている制御信号を一時的に停止する割込みその他の動作により生じる時期を逸した制御信号によるフラッシュメモリの過剰消去により生じるフラッシュエラーをもたらす可能性が増大する。

【0006】さらに、フラッシュメモリでは一般に一時 に1つの動作しか行うことができない。従って低優先度 の動作を実行していて高優先度の動作を実行しようとす る場合、高優先度動作はその動作を行う前に低優先度動 作が完了するのを待たなければならない。更にフラッシ ュメモリのコストが低下すると共にフラッシュメモリを 利用したアプリケーションが増大している。従って様々 なアプリケーションに対して柔軟性があり容易に適応で きるフラッシュメモリとインターフェイスを提供するこ とが望ましい。従って本発明の目的は、本発明の装置と 方法によりアプリケーションで使用する際に劇的な柔軟 性を提供し、行う動作の全体的なスループットを増大す るフラッシュメモリを制御するオンチップメカニズムを 提供することである。本発明の別の目的は、マイクロコ ントローラのオーバーヘッドを最小にし、例えばフラッ シュアレイの過剰消去により生じるエラーの危険性をな くすことである。

[0007]

【課題を解決するための手段】本発明の装置は互いに共 に作動して全機能性とフラッシュアレイの制御を提供す るいくつかの主要要素から構成する。メモリアレイと同 一構成部分にある回路は、例えばマイクロコントローラ からバスを通してアドレス、コマンド、データ情報を受 け取るユーザインターフェイスからなり、コマンドをア レイコントローラに出し、アレイコントローラはユーザ インターフェイスから出されたコマンドで識別される消 去、書込み動作を行う。アレイコントローラはフラッシ ュアレイと特定の動作を行うのに必要な電圧をユーザイ ンターフェイスとは独立した形で制御する。従ってユー ザインターフェイスは様々なユーザコマンドを受け取 り、アレイコントローラに実行するために送るコマンド シーケンスを制御でき、大きな柔軟性が達成できる。命 令パイプライン化が可能で最大のスループットがもたら される。更にアレイコントローラはプログラムメモリに 格納されたコードに基づいて動作を行う。従ってメモリ 内に格納されたマイクロコードを単に変更するだけでハ ードウエアを変更することなしに新しいコマンドを追加 したり古いコマンドを変えることができる。

【0008】回路は更にアレイコントローラにより実行 されるコマンドのコンテキスト切替えを行う能力も有し ている。第2の過程が完了すると実行の所定の「安全」 時点で実行を被割込み過程に戻し、それによりアレイ内 のデータが変改されないように現在実行している過程の 別の過程による安全な割込みを可能にする革新的な割込 みメカニズムを提供する。例えばアレイの1つのバンク に作用する低速、低優先度の動作を一時停止し、アレイ コントローラ内でコンテキスト切替えを行って高優先度 の命令を実行することができる。従ってアレイの1つな いし複数のバンクの消去などの時間のかかる動作を実行 しているとき、アレイコントローラが消去命令と高優先 度命令のコンテキスト切替えを行って消去中の書込みの ような動作を実行可能にできる次の命令をユーザインタ ーフェイスはアレイコントローラに出すことができる。 [0009]

【実施例】以下の説明では本発明の完全な理解を提供するため数々の詳細を述べるが、当業者にはそれらの特定的な詳細は本発明を実施するのに必要でないことが明かであろう。他に、よく知られた電気的構造や回路は本発明を不必要に曖昧にしないためにブロック図形式で示すことにする。

【0010】図1はコンピュータシステム300のブロック図である。コンピュータシステム300は中央演算処理装置(CPU)302と、主記憶装置サブシステム304と、1組のフラッシュメモリ装置310-314とからなる。CPU302はユーザバス306を通して主記憶装置サブシステム304及びフラッシュメモリ装置310-314はコンピュータシステム300のためのランダムアクセス不揮発性大型データ記憶装置を提供する。CPU302はユーザバス306を通して読取り記憶サイクルを生成してフラッシュメモリ装置310-314の内容を読み取る。またユーザバス306を通してフラッシュメモリ装置310-314に書込みコマンドと書込みデータブロックを転送してフラッシュメモリ装置310-314に書込みを行う。

【0011】図2に本発明のフラッシュメモリシステム310のブロック図を示す。フラッシュメモリシステム310はフラッシュセルアレイ20と、ユーザインターフェイス回路40と、アレイコントローラ50と、ページバッファ回路70と、制御レジスタ回路80-85と、読取り/審込み経路回路30とからなる。フラッシュセルアレイ20はランダムアクセス不揮発性大型データ記憶装置を提供する。1つの実施例では、フラッシュセルアレイ20は1組の32個のフラッシュアレイブロックとして構成される。フラッシュメモリシステム310はユーザバス306に接続されて示されている。ユーザバス306はユーザアドレスバス102と、ユーザデータバス104と、ユーザ制御バス106

とからなる。ユーザインターフェイス回路40はマイクロコントローラなどのマスタ装置からデータ、コマンド、アドレス情報を受け取り、その情報をバッファに格納する。バッファはそれぞれ好適には複数バッファとしてマイクロコントローラからの複数の要求を受け取り、ユーザインターフェイス回路40で考察できるようにすることに留意する。後述するようにアレイコントローラ50の状態に基づいて即時の実行を受けるために特定のコマンドを高い優先位置に置き、アレイコントローラ50が現在実行しているコマンドとコンテキストを切り換える。ユーザインターフェイス回路40は更にアレイコントローラ50から状態情報を受け取り、ユーザインターフェイス回路40はそれを続いてマイクロコントローラに与える。

【0012】ユーザインターフェイス回路40はユーザバ ス 306上で通信動作要求を受け取って処理することでユ ーザバス 306を通してフラッシュセルアレイ20のアクセ スを可能にする。ユーザインターフェイス回路40で動作 要求を受け取ると、ユーザバス 306から受け取ったアド レス、データ、コマンド情報はユーザインターフェイス 回路40にあるバッファに格納される。要求動作がプログ ラムあるいは消去コマンドなどのアレイコントローラ動 作である場合、ユーザインターフェイス回路40が受け取 ったコマンドやデータは続いてアレイコントローラ50に 転送され、待ち行列バス41を通して要求コマンドが実行 される。アドレス情報はユーザインターフェイス回路40 によりマルチプレクサ35を通して読取り/書込み経路回 路30へ送られ、アドレス回線36を通して交信したアドレ スでコマンドが実行される。読取り動作はアレイコント ローラが作動していないときに可能である。ユーザイン ターフェイス回路40はアドレスを読取り/書込み経路回 路30へ送り、出力マルチプレクサをセットしてアレイか ら読み取ったデータを出力する。

【0013】ユーザインターフェイス回路40とアレイコントローラ50は両構成要素からアクセス可能なページバッファ回路70を共有し、フラッシュメモリシステムに様々な形で作動する機能を提供する。例えばページバッファ回路70は十分なデータが蓄積されてデータがフラッシュセルアレイ20に書き込むデータをバッファするのに使用することができ、フラッシュセルアレイ20でのスループットの増大をもたらす。

【0014】このバッファはユーザインターフェイス回路40とアレイコントローラ50の両方からアクセスできる。例えばページバッファ回路70はフラッシュアレイへの高速審込み動作を扱うのに用いる。データは引続きのアレイ番込み動作のためにユーザインターフェイス回路40によりページバッファ回路70にロードする。2つのページバッファ回路70にあるデータをアレイへ書き込むユーザコマンドは、ユーザインターフェイス回路40の待ち行列構造を通して他のアレイコントローラコマンドと同

様な形で待ち合わせさせることができる。そこでアレイはページバッファ回路70に保持されたデータを用いてそれらのコマンドを実行することでプログラムすることができる。このようにユーザはページバッファ回路70をロードし、ページバッファ回路70の内容を利用するアレイコントローラコマンドを出し、第1のアレイコントローラコマンドが出された後にユーザインターフェイスが利用できるようにする第2のページバッファをロードすることができる。

【0015】実施例では、ページバッファはSRAMセ ルの128 x 19 x 2メモリアレイとする。これはいくつか の作動モードを有し、アレイコントローラとユーザイン ターフェイスによりアクセスできる。モードにより8ビ ットないし19ビットメモリとして構成する。またモード はそれを1つの連続メモリ面ないし2つのメモリ面に制 御できる。各々の面は同時にアクセス可能である。テス トモードでないとき、ページバッファは2つのSRAM メモリの面に分割するのが好ましい。この2面アーキテ クチャによりアレイコントローラはメモリの半分に対す る読取り/書込みアクセスを持ち、ユーザインターフェ イスは残りの半分に対するアクセスを同時に持つことが できる。アクセス可能な半分は固定されておらず、むし ろ面の所有権を切り換えることができる。例えばこれは ユーザインターフェイスがデータのページをアレイコン トローラに送り、アレイのページプログラミングに使用 することができる。ユーザインターフェイスは最初にペ ージバッファの1つの面をデータで満たし、次にコマン ド(ジャンプオフセット)をアレイコントローラに出し てページプログラムを行う。内部論理と制御信号を使用 することを通して適切なコマンドを受け取ると、アレイ コントローラはホストCPUがちょうどロードした面を 指定し、ユーザインターフェイスは他の面を制御してデ ータを書き込む。従って別々にアクセスできる2つのペ ージバッファがあり、ページバッファプログラミングは パイプライン化してフラッシュアレイへのデータ流れを 達成してデータスループットを増加できるようにシーケ ンス化できる。

【0016】ページバッファはアレイコントローラアルゴリズムにより様々な目的に使用することができる。例えばマルチブロック消去アルゴリズムは、その動作中に割込みを可能にするようにページバッファを用いてマルチブロック消去情報を記憶することができる。更にアレイコントローラはページバッファを用いてパイプラインプログラミングのためにジャンプオフセット、データ、アドレス情報を記憶することができる。外部のユーザは更に、ユーザインターフェイスを通してページバッファをそれ自身高速読取り/書込みメモリとして使用することができる。テストモード中、アレイコントローラにページバッファに記憶された命令を実行するように命令することができる。従ってページバッファはアレイコント

ローラのマイクロコード記憶装置としての役割を果たすことができる。このモードの時、ページバッファのアーキテクチャは好適に1つの連続メモリに再構成される。

【0017】アレイコントローラ50は中央制御バス 100 を通してアレイ20のプログラム、消去、検証を行うのに 必要な異なる構成要素を制御する。アレイコントローラ 50はフラッシュセルアレイ20に対してプログラム、消去 その他の動作を行うための専用縮小命令セットプロセッ サである。アレイコントローラ50には論理演算装置、汎 用レジスタ、制御記憶装置、制御シーケンサが含まれて いる。アレイコントローラ50は待ち行列バス41を通して 受け取った情報を用いてプログラムメモリの適切な場所 にアクセスして動作を行うのに必要な命令を実行する。 アレイコントローラ50はフラッシュセルアレイ20のフラ ッシュセルに対して電荷を加え、またフラッシュセルア レイ20のフラッシュセルから電荷を除去するために読取 り/書込み経路回路30の高電圧回路を順序づける実施ア ルゴリズムを実行する。アレイコントローラ50は高電圧 回路を制御し中央制御バス 100を通して制御レジスタ回 路80-85にアクセスしてフラッシュセルアレイ20をアド レス指定する。

【0018】 読取り/書込み経路回路30はフラッシュセルアレイ20にアクセスする読取り、書込み経路回路からなる。特に読取り/書込み経路回路30には消去機能用の適切な電圧レベルをフラッシュセルアレイ20に加えるソーススィッチ回路が含まれている。 読取り/書込み経路回路30には更に、プログラム機能中にフラッシュセルアレイ20のビットラインに対してプログラムレベル電圧を駆動するプログラムロード回路が含まれている。制御レジスタ回路80-85は読取り/書込み経路回路30に対して制御信号を出す専用制御レジスタと関連回路のセットを含んでいる。専用制御レジスタは中央制御バス 100を通して書込み、読取りが行われる。

【0019】本実施例では、制御アクセス回路60によりユーザインターフェイス回路40とアレイコントローラ50の両方は中央制御バス 100を通して制御レジスタ回路80-85にアクセスすることができる。フラッシュメモリシステム 310の通常モード中、アレイコントローラ50は制御アクセス回路60を制御して中央制御バス 100を通して制御レジスタ回路80-85にアクセスする。

【0020】本実施例では、アレイコントローラ50は書込み制御信号とレジスタアドレスを対応する書込みデータと共にバス52を通して制御アクセス回路60に転送して専用制御レジスタに書込みを行う。そこで制御アクセス回路60は中央制御バス 100を通して書込みサイクルを生成してアドレス指定専用制御レジスタに書込みを行う。またアレイコントローラ50はレジスタアドレスと読取り制御信号をバス52を通して制御アクセス回路60に転送して専用制御レジスタの読取りを行う。そこで制御アクセス回路60は中央制御バス 100を通して読取りアクセスサ

イクルを生成してアドレス指定専用制御レジスタの読取 りを行う。

【0021】例えば制御レジスタ回路80は1組の制御信号90に従って読取り/審込み経路回路30の高電圧回路を制御する専用制御レジスタと回路とを含んでいる。制御レジスタ回路81は1組の制御信号91に従って読取り/審込み経路回路30の専用行アクセス回路を制御する制御レジスタと回路を含んでいる。制御レジスタ回路82は読取り/書込み経路回路30からの1組の状態信号92を感知しラッチする1組の読取り専用レジスタを含んでいる。制御レジスタ回路83は1組の制御信号93に従って読取り/審込み経路回路30の読取り経路を制御する制御レジスタと回路とを含んでいる。制御レジスタ回路84はページバッファ回路70の1組のテストモードを制御するレジスタを含んでいる。制御レジスタ回路85は1組の制御信号95に従ってフラッシュメモリシステム 310の特殊テスト機能を制御するレジスタを含んでいる。

【0022】ユーザインターフェイス回路40は入力アドレスマルチプレクサ35を制御して読取り/書込み経路回路30に対する入力アドレス36を選択する。選択した入力アドレス36はユーザアドレスバス上でTTLバッファ

(図示せず)により感知されたアドレスないしユーザインターフェイス回路40からのラッチされたアドレス37である。入力アドレス36は制御レジスタ回路84内の制御レジスタをプログラムすることでオーバーライドすることができる。ユーザインターフェイス回路40は出力データマルチプレクサ45を制御してユーザデータバス 104を通して出力データ転送用のソースを選択する。選択された出力データは読取り/書込み経路回路30からのフラッシュアレイデータ46、ページバッファ回路70からのページバッファデータ47ないしユーザインターフェイス回路40内に含まれる1組のブロック状態レジスタからのブロック状態レジスタ(BSR)データ48となる。このように要求装置は、アレイからのデータ並びにフラッシュメモリシステム 310の状態に関する状態情報を受け取ることができる。

【0023】従ってCPU 302はユーザ制御バス 106を通して読取りサイクルを合図する間、アドレスをユーザアドレスバス 102に転送してフラッシュセルアレイ20を読み取る。ユーザインターフェイス回路40はその読取りサイクルを検出し、入力アドレスマルチプレクサ35にユーザアドレスバス 102からのアドレスを読取り/書込み経路回路30のx、y復号回路に転送させる。またユーザインターフェイス回路40は出力データマルチプレクサ45にユーザデータバス 104を通して読取り/書込み経路回路30からのアドレス指定された読取りデータを転送させる

【0024】CPU 302はユーザバス 306を通して書込みサイクルを生成してプログラムコマンドとデータをユーザインターフェイス回路40に転送してフラッシュセル

アレイ20にデータを書き込む。ユーザインターフェイス 回路40はプログラムコマンドを検証し、プログラムコマ ンドとアドレス及びデータパラメータをアレイコントロ ーラ50に待ち行列をつくる。アレイコントローラ50は指 定されたデータを指定アドレスのフラッシュセルアレイ 20にプログラムすることでプログラム動作を行う。

【0025】CPU 302はオプション的にユーザバス 306を通して審込みサイクルを生成してプログラムデータをページバッファ回路70に転送してフラッシュセルアレイ20へデータを書き込む。次にCPU 302はプログラムをページバッファコマンドと共にユーザインターフェイス回路40に転送する。ユーザインターフェイス回路40はページバッファコマンドの付いたプログラムを検証してアレイコントローラ50に待ち行列を作る。アレイコントローラ50はページバッファ回路70からのプログラムデータを読取りフラッシュセルアレイ20へプログラムデータをプログラムすることでページバッファコマンドの付いたプログラムを実行する。

【0026】ページバッファ回路70は2つの別々のスタティックランダムアクセスメモリ(SRAM)面からなる。2つのSRAM面は面0と面1とからなる。ユーザインターフェイス回路40はアレイコントローラ50により処理されたユーザコマンドに対して面0及び面1ページバッファ資源を割り当てる。更にユーザインターフェイス回路40は面0及び面1のページバッファ資源をユーザアクセスに割り当てる。ページバッファ資源面0、1は限定資源とも称する。

【0027】ユーザインターフェイス回路40は32のブロック状態レジスタ(BSR)を含んでいる。各々のBSRはフラッシュセルアレイ20のブロックの1つに対応している。アレイコントローラ50はブロック状態レジスタ内の状態ビットを維持してフラッシュセルアレイ20の各々のブロックの状態を示す。CPU 302はユーザバス306を通してBSRの内容を読み取る。

【0028】ユーザインターフェイス回路40はコマンドを出すユーザないしマイクロプロセッサと選択されたコマンドを実行するアレイコントローラ50の間の調整器として機能する。例えばアレイコントローラ50の現在状態を想定してユーザの要求動作が妥当かどうかを判定する。ユーザインターフェイス回路40はユーザバス 306からコマンド及びアドレス情報を入力として受取り、アレイコントローラ50が実行すべき動作を決定する。更にユーザインターフェイス回路40はアドレスとデータ、状態レジスタへのユーザアクセス、及び出力マルチプレクサ45の待ち行列を制御する。図3にユーザインターフェイス回路40のブロック図を示す。

【0029】図3で、コマンド状態マシン 200はCPU 302がユーザバス 306を通して提示するコマンド要求に基づいて行う動作を決定する。コマンドのタイプにはアレイ動作並びに状態レジスタ、テストモード、ページバ

ッファ動作がある。コマンド状態マシン 200は回路で符 号化されたアルゴリズムを通して、正当なコマンドシー ケンス、間違ったコマンドシーケンスからユーザを締め 出す方法、アレイコントローラ50を開始したり中断する 方法を知っている。そこで動作をアレイコントローラ50 により行う場合はコマンドをアレイコントローラ50に送 る。読取り動作を行う場合、コマンド状態マシン 200は アドレスを読取り/審込み経路回路30に送る。コマンド 状態マシン 200は出力マルチプレクサ (45、図2) を通 して出力で得られるデータと入力マルチプレクサ(35、 図2)を通して入力で得られるデータを制御する。更に コマンド状態マシン 200は状態レジスタ 260へのアクセ スを制御する。従ってコマンド状態マシン 200はユーザ パス 306を通して受けるユーザのコマンド入力を理解 し、残りのフラッシュメモリシステム 310に対してユー ザのコマンド入力を実行するために行うべきステップを 指令する回路である。

【0030】要求されたコマンドが例えばアレイ読取り ないし状態レジスタ読取りコマンドなどのアレイコント ローラ50により実行されないものである場合、ユーザイ ンターフェイス回路40は適切な制御信号を出して要求さ れたコマンドの実行を行うようにする。受け取ったコマ ンド要求がアレイコントローラ50により実行されるもの である場合、ユーザインターフェイス回路40が受け取っ たコマンド要求を示すコマンドコードを用いてユーザイ ンターフェイス回路40内にあるアレイコントローラ50ジ ャンプ表 (図示せず) へのインデックスを生成する。受 け取るコマンドにより (例えば図4~図14を参照のこ と)、ジャンプ表に格納されコマンドコードに対して写 像されるオフセットベクトルはアレイコントローラに送 られ、アレイコントローラはオフセットベクトルを用い てコマンドを実行するためアレイコントローラ50が行う アルゴリズムに対するコードをアドレス指定する。好適 にはオフセットベクトルはプログラムメモリの最初の32 位置の1つを引用して実際のプログラムメモリアドレス を判定して実行を開始する。本実施例では、4つの異な るクラスの 128までのコマンドを受けてユーザインター フェイス回路40で処理することができる。

【0031】本実施例では、ジャンプ表は複数コマンドを単一のオフセットベクトルに写像するように構成する。オフセットベクトルの二重性により使用するハードウエア構成により区別される複数のコマンドクラスを同一アレイコントローラ50アルゴリズムに写像することができる。従って複数ハードウエア構成をユーザインターフェイス回路40ないしアレイコントローラ50の変更なしに支援することができる。これに関してコマンドコード変換メカニズムは、アレイコントローラ50に交信する適切なハードウエア制御信号とオフセットベクトルを生成する

【0032】コマンド状態マシン 200でコマンドコード

を受取り、ハードウエア制御信号を生成する。そのコマンドは次に、動作待ち行列 230に対して出力する前にコマンドコードをオフセットベクトルに変換するジャンプ表を含む一次コマンド/アドレス/データ待ち行列 210 に送る。生成されるハードウエア信号の種類はシステムの構成による。例えば本実施例では、ハードウエア信号を生成して、ページバッファが使用されるのか、どのページバッファが使用されるのか、行われる動作は8ビット動作あるいは16ビット動作なのかなどを識別する。

【0033】図4~図14に戻る。いくつかのコマンドコードとアレイコントローラオフセットベクトルはアレイコントローラ50が行うカスタムアルゴリズム用に割り当てられている。フラッシュメモリシステム310をカスタム化するには、アレイコントローラプログラムメモリに単にコードをロードしてカスタムアルゴリズムを行うだけである。従ってフラッシュメモリシステム310は特定のユーザのアプリケーション専用のコマンドを行うようにカスタム化できる。更にコマンドセットは柔軟性があり、ユーザインターフェイス回路40を変更することなしに新しいコマンドを加えたり、古いコマンド機能を変更できる。

【0034】コマンド機能はプログラムメモリ内の最初 の32位置に格納されたプログラムメモリアドレスを改訂 して異なるプログラムメモリ位置を引用することで容易 に変更することができる。更にアレイコントローラ50の 機能は製造時にシステムに与えられたアルゴリズムに限 定されない。システムは製造後にアレイコントローラア ルゴリズムの更新、修正、追加を可能にするフラッシュ プログラムメモリなどの更新可能プログラムメモリを備 えている。好適にはプログラムメモリはCPU(ユー ザ) が出す所定のコマンドを通して更新する。ユーザイ ンターフェイスはコマンドを受けると、アレイコントロ ーラがプログラムメモリを更新できるようにするページ バッファに一時格納されたアルゴリズムをアレイコント ローラに実行させる。このようにしてアルゴリズムの開 始アドレス及びアルゴリズムそれ自身を修正、削除、あ るいは追加できる。例えばプログラムメモリはユーザか ら受け取る新しいアルゴリズムで更新することができ

【0035】アレイコントローラ50によりコマンドを実行する場合、コマンド、アドレス、データ情報をユーザインターフェイス回路40で処理するため一時待ち行列210に与える。特に一時待ち行列210でコマンド、データ、アドレス情報を受け取りコマンドがオフセットベクトルに変換されると、情報は動作待ち行列220に送られる。アレイコントローラコマンドがコマンド状態マシン200に与えられると、コマンド状態マシン200はそのコマンドとアドレス/データ情報を一時待ち行列210に送り、それはそれらを引続き動作待ち行列230に送る。一時待ち行列210は動作待ち行列230が活動待ち行列の1

つにそのコマンドを受け入れる用意ができるまでそのコ マンドを保持する。一時待ち行列 210への情報の転送 は、ユーザ制御バス 106を通して受け取る書込み可能ク ロックと同期化する。動作待ち行列 230はコマンドを一 時待ち行列 210から受取り、それをアレイコントローラ クロックで駆動される活動待ち行列に配列する。コマン ド状態マシン 200が情報を一時待ち行列 210に転送する と、それは更にコマンドが活動待ち行列に加えられるの を待っていることを動作待ち行列 230に告げるフラッグ を設定する。動作待ち行列 230がコマンドを一時待ち行 列 210から待ち行列の1つに移動すると、フラッシュは リセットされる。このフラッグは更に状態レジスタ 260 により待ち行列満杯ビットとして用いられる。この待ち 行列満杯ビットはそのビットがなくなるまでアレイコン トローラ50により実行することが必要なコマンドをフラ ッシュメモリシステム 310に出さないようにユーザに告 げるのに用いる。

【0036】好適には動作待ち行列 220は2動作迄待ち 合わせさせる能力を持っているが、2動作以上待ち合わ せさせることができることは明かである。一次待ち行列 は実行する動作ないし実行されている動作を示す。二次 待ち行列は一次待ち行列内にある動作の実行が完了すれ ば行われる次の動作のデータを含んでいる。アレイコン トローラ50による一次待ち行列内の動作の実行が完了す ると、一次動作はその動作待ち行列から取り除かれてア レイコントローラ50により次の動作を実行できるように する。実行する命令が一時待ち行列 210に格納されてい る場合、オフセットベクトル、データ、アドレスは引き 続き実行するために動作待ち行列 230に転送される。後 に詳細に説明するように、特定のケースでは一次動作が 完了する前に二次待ち行列内にある動作を行うことが望 ましい。一次及び二次動作の間で革新的なコンテキスト 切替え処理を行って一次待ち行列にある動作の完了前に 二次待ち行列内にある動作を実行する。

【0037】ユーザインターフェイス回路40はアレイコントローラ50により実行するコマンドを受け取ると、アレイコントローラ50を駆動するクロック信号を出すアレイコントローラ50の局所発振器が開始するようにアレイコントローラ50に信号を出す。アレイコントローラ50に信号を出す。アレイコントローラ50が作動すると、オフセットベクトルはユーザインターフェイスからアレイコントローラ50に転送され、プログラムメモリを割り出す。動作待ち行列 230に格納されたアドレス、データ情報は直接読取り/書込み経路回路30に与えたり、制御レジスタから与えることができ、読取り/書込み経路回路30でのアドレス、データ情報を用いての動作の実行は、プログラムメモリから実行されるアルゴリズムに規定されてアレイコントローラ50により制御される。

【0038】動作待ち行列 220は好適には、一時待ち行列 210からオフセットベクトルとアドレス、データ情報

を受取り、アレイコントローラ50によりアクセスするべ クトル及び関連アドレス、データ情報を待ち合わせさせ る状態マシンとなる。

【0039】実施例では、コマンドの待ち行列とユーザ インターフェイス回路40へのパイプライン化を支援する ため、3層のコマンドの待ち行列を造る。例えば受け取 ったコマンドがアレイコントローラ50の動作を必要と し、1つが現在実行しているものでない場合、ユーザイ ンターフェイス回路40は動作待ち行列の最初のもの(一 次待ち行列とも称する)を動作のためのデータと共にロ ードしてアレイコントローラ50の作動を開始する。一般 にアレイコントローラ50はその自由裁量で、そのコマン ド情報の内容を待ち行列の最初に持ち、行列の最後はユ ーザバス 306を通しコマンド状態マシン 200そしておそ らく一時待ち行列 210を通して出される別のコマンドに 使用できるようにする。このアーキテクチャによりアレ イコントローラ50が最初のコマンドを実行している間 に、ユーザはアレイコントローラ動作その他の任意の有 効なコマンドをユーザインターフェイス回路40に出すこ とができる。ユーザインターフェイス回路40は後続のコ マンドを受け取ると、新しい動作が待ち行列に配列され たことをアレイコントローラ50に通知し、現在走ってい るアレイコントローラアルゴリズムはアレイコントロー ラ50がその動作を中断して待っている動作を扱うべきか あるいは処理中の動作を最初に完了するかを判定する。 アレイコントローラ50が現在実行しているアルゴリズム を中断するかどうかを判定する基準は、実行しているア ルゴリズムの論理に含めるようにする。例えばブロック を消去するアルゴリズムは、後続のプログラムコマンド は消去アルゴリズムの実行を中断することができること を示すコードを含むようにする。

【0040】ユーザインターフェイス回路40の構造により、動作待ち行列 230内でコマンドをパイプライン化できる。例えば1プログラムバイト/語ないし2プログラムバイト/語コマンドをパイプライン化でき、1プログラムバイト/語消去、単一ブロックをパイプライン化でき (メモリアレイの異なるブロックに関して)、ページバッファコマンドからの1つのブロックの消去と別のブロックの書込みをパイプライン化でき、ページバッファコマンドからのプログラムアレイと別のブロックの消去 並びに他の特殊なアルゴリズムをパイプライン化できる。

【0041】ユーザインターフェイス回路40には複数の状態レジスタ 260が含まれている。状態レジスタの一部はアレイコントローラ50による読取り、書込みアクセスが可能で、ユーザインターフェイス回路40による読取りアクセス可能であるが、他のレジスタはユーザインターフェイス回路40による読取り、書込みアクセス可能である。各々の状態レジスタは、アレイコントローラ動作の実行状態に関する情報をアレイコントローラによりモニ

タないし交信でき、ユーザインターフェイスとユーザが モニタできるようにするため、ユーザインターフェイス により読取りアクセス可能となっている。ユーザはコマ ンドを出していつでも状態レジスタにアクセスして、ア レイコントローラの状態を判定することができる。例え ばメモリシステムにコマンドを出す前に、アレイコント ローラの状態が出す命令が有効なコマンドとして受け入 れられる状態であることが好ましい。アレイコントロー ラの状態は状態レジスタ 260を読み取ることで判定する ことができる。

【0042】好適には3つの大域状態レジスタと1組の 32ブロック状態レジスタ (BSR) を設ける。図15は 例示的な状態レジスタビット定義を示すブロック図であ る。大域状態レジスタは装置の全般的な状態を提供する が、ブロックの特定情報は提供しない。例えば間違った 動作は大域状態レジスタで検出することができるが、間 違った動作が生じた実際のブロックはブロック状態レジ スタを読み取ることでしか検出できない。 第1の大域状 態レジスタは先のメモリ生成物と協調する反対方向に構 成するようにする。第2の大域状態レジスタはアレイコ ントローラの状態、動作待ち行列の状態、ページバッフ アの状態に関する情報を提供する。第3の大域状態レジ スタはアレイコントローラにより操作できる8つの非専 用ビットを含んでいる。そのビットの定義は、アレイコ ントローラ上で実施されるアルゴリズムによる。従って ユーザはコマンドを出して第3の大域状態レジスタをモ ニタして特定のアルゴリズムに対するアレイコントロー ラにより実行状態を判定することができる。状態レジス タを通してのアレイコントローラの状態をモニタする機 能により、ユーザはメモリシステムに引続きコマンドを 出す前に有効なコマンドを判定することができる。

【0043】ブロック状態レジスタ(BSR)はアレイ のブロックに対して行われる動作の状態を維持するのに 用いる。図16に例示的なブロック図を示す。図16に 示すように、ブロック状態レジスタは32x8単一ポート書 込み二重ポート読取りSRAMアレイとして構成するの が好ましい。SRAMの售込みポートはアレイコントロ ーラ書込みデコーダに接続されている。読取りデコーダ はアレイコントローラとユーザインターフェイスに備え られている。従ってアレイコントローラはSRAMアレ イにあるプロック状態レジスタに対して書込み、読取り を行うことができるが、ユーザインターフェイスはアレ イから読取りしか行うことができない。ユーザは、1つ のブロック状態レジスタを選択し、入出力状態レジスタ バス上のブロック状態レジスタの内容をユーザインター フェイスに与える信号(例えばアドレスを有するIDA [12:0] 、IDA [20:16] 及びOEBPAD) をもた らす要求をユーザインターフェイスに対して出すことに よりブロック状態レジスタを読み取ることができる。そ こで状態情報がユーザにもたらされる。図17はブロッ

ク状態レジスタがSRAMアレイで構成されるときのブロック状態レジスタのビットの例示的な構成を示すもので、ビットの定義はプログラム可能でシステムの作動に更に柔軟性をもたらす。

【0044】各々のブロック状態レジスタはフラッシュアレイの対応するブロックの書込み保護のメカニズムをもたらすロックビットを含み、不注意な消去やプロックと関連したブロックを保護するため、その特定ブロックと関連したブロック状態レジスタ内の不揮発性ロックビットを設定すると、そのブロックに対してロックビットを設定すると、そのブロックに消去ないし書込み動作から保護されるようになる。ロックビットは各々のアレイブロックに有り、関連ブロックが消去される度に消去される。ユーザはロックビットの状態をブロック状態レジスタ内の対応するビットを読み取ることにより読み取ることができる。

【0045】上述したように、アレイコントローラはフ ラッシュ装置の内部モードを制御するために使用するプ ログラマブル・マイクロコントローラである。特にアレ イコントローラはフラッシュアレイ内のセルをプログラ ム、消去するアルゴリズムを含むアルゴリズムを自動的 かつ正確に制御する手段を提供する。アレイコントロー ラはアレイコントローラ動作の起動を制御するユーザイ ンターフェイスを通してアクセスする。アレイコントロ ーラは動作当り2クロックサイクルのベースで作動す る。好適には動作Nの実行の用意に対するクロックサイ クルは、動作N-1の実行クロックサイクル中に生じ る。このようにしてアレイ動作は1サイクルで実行し、 第1の命令の実行前に遅延だけが生じる。 クロックサイ クル内で命令実行は3つの段階に分ける。この区分によ り1クロックサイクル中に入出力バスサイクルのための 十分なクロックエッジがもたらされる。

【0046】図18で、アレイコントローラはフラッシュプログラムメモリ 320に記憶されたアルゴリズムを実行する。それらのアルゴリズムは命令語、特にデータ転送命令、計算命令、分岐命令、制御命令からなる。データ転送命令は8ビットないし16ビットデータをレジスタファイルに対して移動することに関連している。分岐命令はサブルーチンコールや条件的/無条件的ジャンプの使用を通してプログラミングでアルゴリズムの流れを修正可能にする。計算命令は論理演算装置 370に関連した動作をもたらす。制御命令はフラッグを設定ないし除去し、割込み処理ルーチンに対するポインタを設定する手段を提供する。

【0047】ユーザインターフェイスとアレイコントローラの間にある制御アクセス回路 380は、アレイコントローラが命令を受けてアルゴリズムを実行し、状態情報をユーザインターフェイス及び最終的にユーザに通信する手段を提供する。例えば実施例では、ユーザインターフェイスは実行を待っているアルゴリズムがあることを

アレイコントローラに知らせるCDRUNF、現在アルゴリズムに加えて実行を待っている少なくとも1つのアルゴリズムがあることを示すCDCMDRDY、アレイコントローラに未決のアレイコントローラ実行を一時停止する要求があることを知らせるCDSUSREQの3つの信号を出す。代わりにアレイコントローラはユーザインターフェイスに対してアレイコントローラが装置の制御を有して走っているかどうかを示す信号FDRDY、アレイコントローラが一次待ち行列にあるコマンドないし二次待ち行列にある割込みコマンドを実行しているかを示すFDNXTCMD、現在行っている動作が完了したことを示すFDOPDONE、動作はうまく一時的に停止し、ユーザはメモリ装置の制御をして読取り動作などの動作を行うことができることを示すFD1DLEを通信する。

【0048】先に述べたように、ユーザインターフェイスはマイクロプロセッサバス信号により駆動されるが、アレイコントローラはフラッシュシステム内にある発振器により駆動される。特に発振器位相生成器ブロック305はアレイコントローラ回路のために離散クロック信号として用いられる3つの非重複クロックパルスを生成する。発振器器305はユーザインターフェイスからのコマンドが実行されるときにユーザインターフェイスにより起動される。

【0049】プログラムメモリ 320はアクセスしたアル ゴリズムをユーザインターフェイスから受け取ったジャ ンプベクトルとプログラムメモリの最初の32アドレス内 に格納されたプログラムアドレスにしたがって格納し、 アレイコントローラにより実行して要求された機能を行 うアルゴリズムを格納する。プログラマブルアレイコン トローラを備えることにより実現される利益は膨大であ る。アルゴリズムはフラッシュシステムが提供するアプ リケーションの要件に対して構成することができる。例 えば標準プログラム及びプログラム及び消去過程上で変 更を行う消去過程並びにカスタム過程のアルゴリズムは プログラムメモリに含めて対応するコマンドを出してア クセスすることができる。更にユーザインターフェイス に対して出したコマンドを通してユーザはプログラムメ モリ内に格納されたアルゴリズムを修正することでアレ イコントローラの機能を修正することができる。これは アルゴリズムを変更するにはハードウエアを修正する必 要のあった従来技術の装置とは全く異なる。好適にはプ ログラムメモリはユーザインターフェイス回路により制 御されるようにアレイコントローラにより修正されるよ うにする。プログラムメモリ自身が修正されると、ペー ジバッファにはプログラミングアルゴリズムがロードさ れ、アレイコントローラはプログラムメモリをプログラ ムするためアルゴリズムに付いてページバッファを参照

【0050】本発明のフラッシュメモリシステムのアー

キテクチャによりもたらされる柔軟性は非常に広い。例 えばアプリケーションがフラッシュアレイ内に格納され た特定のデータを指定するためにインデックスを備えて いることを必要とする場合、従来のシステムはSRAM などの外部メモリを利用してフラッシュアレイ内のどこ のデータにアクセスするかを判定するためにポインタを 格納してアクセスしていた。しかし本発明のフラッシュ システムにより、アレイコントローラはポインタを格納 してそのポインタを用いて探索を行うことができ、外部 SRAMの必要性をなくし、各々のアレイは動作を並列 に行うことができるので動作のスループットを増大する ことができる。従ってアレイのためのフラッシュの並列 処理が達成される。本発明のフラッシュメモリシステム により実行できる別の応用は、フラッシュメモリを用い てカメラのフィルムと置き換えることである。この応用 を効果的なものにするため、画像データの高速書込みが 必要になる。一般にエラーが引き起こされると、別の書 込み動作の試みが行われる。しかしこの応用では速度が 不可欠であり、単にそのブロックを不良としてマークす る方が早い。本発明のフラッシュメモリシステムは単に プログラムコードを生成して書込み機能を行い、そのコ ードをフラッシュアレイコード記憶装置に格納すること でこの応用に対応することができる。このようにカスタ ム化が可能で、実施は非常に簡単である。

【0051】アルゴリズムを実行するため、アレイコントローラは現在命令を記憶する命令レジスタ 330、プログラムカウンタ 340、コールスタック 345、論理演算装置(ALU) 370、実行中にALU 370によりスクラッチメモリとして使用されるレジスタファイル360からなる汎用処理構造として具現される。

【0052】プログラムカウンタ 340はアレイコントロ ーラに与えられる命令の適切なサイクルを維持するため に全てのポインタ記憶装置と論理を含んでいる。更にこ の構造は革新的なコンテキスト切替え、割込み構造を備 えている。プログラムカウンタの基本的な動作は、実行 する次の命令を解読し、次の適切な命令を指定すること である(EDPC [11:0])。プログラムカウンタの出 力として与えられるアドレスを用いてプログラムメモリ から次の命令を検索し、命令レジスタに転送してALU により実行する。図19で、プログラムカウンタはコー ル 805、コール割込み 810の2つのスタックと、割込み 開始 815、割込み戻し 820、ゼロ充填 825、オフセット ジャンプ 830、間接ジャンプ 835の5つのレジスタと1 つのレジスタ加算器 840からなる。制御回路 845は、マ ルチプレクサ 855の制御を含む複数の制御機能を行い、 835、815、820、825、830、840、805 の様々なソースか らアドレス出力のソースを選択し、次の命令ジャンプ位 置アルゴリズム、オフセット開始点、ハードウエア割込 み、ソフトウエア戻しの間の仲裁を行う。コールスタッ ク 805は12ビットワイドのプッシュアップ・ポップダウ

ン全スタックからなる。

【0053】このアーキテクチャによりアレイコントローラは割込み中にコンテキスト切替えを行って、割込み動作が完了した後コンテキスト切替えを行ってアレイコントローラの元の状態を回復し、元の動作を続行できるようにタイミングよくアレイコントローラのコンテキストを保存することができる。各々のスタック 805、 810は、スタックのような挙動をもたらすためロジック(図示せず)で囲んだラッチからなる。好適にはプッシュ、ポップロジックはプッシュないしポップ動作が行われた後指定する次のアドレスを解読する状態マシンとする。【0054】図18に戻り、プログラムメモリ 320はプログラムメモリ 320はプログラムメモリスを受ける

【0054】図18に戻り、プログラムメモリ 320はプログラムカウンタ 340により決定されたアドレスを受け取り、命令出力をラッチする命令レジスタ 350に命令を出力する。動作で更に柔軟性をもたらすため、命令レジスタ 330は更にページバッファ 310を通して受け取る命令をラッチする機能を持っている。その命令は次にALU 370により実行する。ALU 370は全ての演算、論理機能並びにアレイコントローラのためのシフト動作を行い、またバイトと語動作の両方を扱うことができる。実行する命令は命令レジスタ 350を通してプログラムメモリ 320から得る。ALUへの入力データは、ページバッファ及び入出力インターフェイスを初めとする複数のソースから発することができる。

【0055】レジスタファイル 360は3つのポートのSRAMとして構成され、アレイコントローラが2つのポートから読取り、第3のポートを通してレジスタファイルに書き込むことができるようにしている。2つの読取りポートと1つの書込みポートの各々は互いに独立して作動し、実際には同一メモリ位置で作動することができる。そのタイミングはセルの段階1中に読取り動作が生じ、クロックの段階3中に書込み動作が生じ、それにより段階2を計算段階として使用するというものである。従ってレジスタファイルは1クロックサイクルで読取り、更新することができる。レジスタファイルはアレイコントローラの状態を含み、特にアレイコントローラアルゴリズムの実行中に利用する変数を含んでいる。

【0056】レジスタファイル 360は2つの部分に区分されている。主要部分である第1の部分はアレイコントローラが実行するアルゴリズムの変数を含み、第2の部分は割込みアルゴリズムの変数を含んでいる従って割込みを行うとき、レジスタファイルは主要部分から第2の部分へのアレイコントローラの状態のハードウエアコンテキスト切替えを行うことができる。ここで全ての動作は主要部分と同一に見えるレジスタファイルの割込み部分で行われる。レジスタファイルの主要部分に保持された全ての変数は維持されるが、割込み作業中にアクセスすることはできない。割込み作業後、制御は主要部分に再び与えられる。

【0057】本アーキテクチャは、4レベルの深さのプ

リ装置に対して書き込まれるアルゴリズムは動作をより モジュール的にすることができる。例えば戻り命令はプ ログラムカウンタスタックと共に二重のデューティを行 う。プログラムカウンタスタックにデータがあるとき、 戻し命令は被呼サブルーチンから戻す役割をする。PC スタックが空の場合、この命令はアルゴリズム終了命令 の役割をする。これにより通常動作に付いてはアレイコ ントローラが実行を停止するがサイクリングなどのテス ト動作に付いてはユーザアルゴリズムをそれらがサブル ーチンであるかのように呼び出すことができるようにユ ーザアルゴリズムを戻し命令で終了することができる。 【0058】本発明のフラッシュメモリシステムのアー キテクチャは、データの変改ないし高電圧プログラム/ 消去回路なしにアレイコントローラアルゴリズムの割込 みを可能にする革新的な割込みメカニズムを提供する。 従来の装置とは異なり、この割込みメカニズムはアレイ に対して害を与える恐れのある状態からメモリ装置を取 り出すことで割込みを行う前にメモリ装置を保護する方 法を提供する。例えばアレイコントローラが現在消去過 程を制御している場合、アレイを消去するのに必要な電 圧はメモリに害を与えるのを避けるために低下させる。 割込みを行った後、メモリ装置とアレイコントローラを 消去パルスのような元の実行過程を続行できる状態に配 置し直す。

ログラムカウンタスタックを支援する。これによりメモ

【0059】特に革新的な割込みメカニズムは最初に現在実行しているアルゴリズムに関連した割込み開始コードを実行することで現在実行しているアルゴリズムの安全な割込みと中断を備えている。この割込み開始コードは現在実行アルゴリズムを安全に中断する。例えば割むみ開始コードは利用している高電圧回路を低下し、読取り/書込み回路を割込みアルゴリズムで使用する状態に置き、必要なレジスタのコンテキスト切替えを行って中断するアルゴリズムの安全時点を判定する。割込み開始ルーチンが実行を完了すると、割込みルーチンが実行を完了すると、割込みルーチンが実行を完了すると、割込みルーチンが実行をれてプログラムカウンタを調節して割り込んだコード内の安全戻し地点を指定し、被割込みルーチンが実行を続行できるようにレジスタのコンテキスト切替えを行う。

【0060】本発明のフラッシュ回路に備えられた革新的な割込み処理を用いて、消去中のプログラム支援アルゴリズムその他のアルゴリズム中断機能が可能となる。例えばこの割込み構造により、アルゴリズムを同時に実行している間に割込みを生じることが可能である。更に割込み構造、動作待ち行列及び状態レジスタは革新的な仮想状態マシンとして機能してマルチプロセッシング的な機能を提供する。

【0061】割込みの取り扱いはユーザインターフェイスの状態マシンが出す3つの命令、即ち使用可能割込み

(ENI)、使用不能割込み(DSI)、セット割込み 開始レジスタ (SISR) により制御する。 EN1はア ルゴリズムへの安全な戻し地点を引数として取り、割込 み戻しレジスタ (IRR) をこの値に設定し、割込み可 能フラッグ(1F)を設定する。DSIは引数を取ら ず、単にIFをリセットするだけである。SISRは割 込み開始ルーチンアドレスのアドレスを引数として取 り、割込み開始レジスタ(ISR)を設定する。PCス タックの保全性を確保するため、IRRアドレスは割込 みが為された手順内になければならない。従って例えば 信号CDCMDRDYが実行を待っているコマンドを示 し現在実行しているアルゴリズムが割込み可能である場 合、即ちIFビットが設定されている場合、CDCMD RDYが設定された後最初の命令サイクルでISRに格 納されているアドレスへのジャンプが生じる。直ちに割 込み要求信号が表明され、IFが取り除かれる。割込み 開始ルーチンが完了すると、戻しによる表示(RET) 命令、割込み肯定応答信号及び開始信号が表明される。 そこで割込みアルゴリズムが実行される。空のPCスタ ック上でRETにより表示される割込みアルゴリズムが 完了すると、割込みビットが取り除かれ、IRRに記憶 されたアドレスへのジャンプが生じる。そこで被割込み アルゴリズムは実行を続ける。

【0062】戻しアドレス及び割込み開始ルーチンを含む割込み戻しルーチンは事前に決定されている。アレイコントローラアルゴリズムが造られプログラムメモリにロードされるとき、割込み開始ルーチンと戻しルーチンが造られてプログラムメモリにロードされ、割込み開始ルーチンと戻しルーチンのアドレスを決定するようにする。アルゴリズムが実行されるとき、割込み開始及び戻しルーチンの開始アドレスをタイムリーに利用してプログラムメモリの該当アドレスにアクセスして命令レジスタにロードしALUにより実行するようにIRRとISRはプログラムカウンタにロードされる。

【0063】このように割込み可能アルゴリズムが実行しており、割込みが生じると、制御は直ちにそのアルゴリズムの割込み開始ルーチンに渡される。割込み開始ルーチンはアレイコントローラを割込みアルゴリズムが続いて実行されて完了できる状態にする。従って割込み開始ルーチンは割込みをこの時点で行うことができるかどうかを判定し、そしていたの時点で行うことができればフラッシュ高電圧と読取り回ったのできるができればフラッシュ高電圧と読取り回ったのとができればフラッシュ高電圧と読取り回ったのとができればフラッシュ高電圧と説取り回った。とのものに少りとレジスタファイルのコンテキスト切替えを行って交互のコピーにアクセスし、それによりコンテキスト切替えを行う。割込みアルゴリズムを完了すると、制御は割込み戻しルーチンに渡される。この移行が行われると、コールスタックとレジスタファイルは被割込みアルゴリズムで使用されたもとのものに切り換え

られる。割込み戻しルーチンは装置の高電圧と読取り回路を適切な状態にして被割込みアルゴリズムの実行を続け、実行を始める安全地点である被割込みアルゴリズムのアドレスを提供することに責任を持つ。この時点で被割込みアルゴリズムの実行が続けられる。この過程の流れを図20に図式的に示す。

【0064】被割込みアルゴリズムの実行が始まる地点はアルゴリズムが割り込まれた場所とは同じでないことがあることに留意する。これはアプリケーションにより決定される。例えば被割込みアルゴリズムがアレイ消去動作ならば、割込み前に行われた最後の消去動作が完了したことを検証するためにアルゴリズムは割込み後、検証命令で開始されることがある。アルゴリズムのアプリケーションが指令するように被割込みアルゴリズムの戻し地点を決定する他の基準を用いることができる。

【0065】更に被割込みアルゴリズムの安全戻し地点を職別するアドレスは、アルゴリズムがアルゴリズムの異なる「段階」ないし部分を実行することでアルゴリズムの実行中に変わることがある。従って割込み戻し地点を指定する。これは割込み戻しルーチンを修正ないしIRRを更新して、アルゴリズム内の実行位置により異なる割込み戻しルーチンを指定することで行うことができる。例えば消去アルゴリズムでは、事前調整段階の戻し地点は、アルゴリズムの消去部分の戻し地点とは異なり、それはまたアルゴリズムの後調整段階の戻し地点とは異なるものとなる。

【0066】好適には割込みフラッグと大域割込みフラッグの2つの割込みフラッグをアレイコントローラに設ける。割込みが生じるには、動作が未決で、両フラッグが使用可能でなければならない。最初は使用不能状態の割込みフラッグは、アルゴリズム内で使用して局所的に割込みを可能、不能にする。従ってアルゴリズムは、アルゴリズムの実行時点でそれぞれ割込み可能及び割込み不能であるフラッグを使用可能、不能にするアレイコントローラに対する命令を持つことができる。割込みフラッグはコールないし戻し命令が実行されると自動的に不能にされる。これは特定サブルーチンに付いてIRRが適切な戻しを指定するようにするためである。

【0067】最初は使用可能になっている大域割込みフラッグは、アルゴリズムが未決割込みを扱うことができない場合に割込みを不能にするのに使用する。図21に示すように、被割込みアルゴリズムに対する割込み開始ルーチンがこの時点で割込みを処理することができないと判定すると、大域割込みフラッグが不能になり、割込み戻しルーチンに対するスキップ命令が実行される。

【0068】スキップ命令は依然割込み開始ルーチン中に実行されることを除いて戻し命令と見ることができる。スキップ命令によりアレイコントローラは割込み開始ルーチンを終了し、直ちに割込み戻しルーチンを実行

して割込みアルゴリズムの実行をスキップする。従って 割込み戻しルーチンが完了した時点で大域割込みフラッ グが使用可能であれば、割込みアルゴリズムが完了し、 動作待ち行列から取り除くことができる。大域割込みフ ラッグが不能であれば、ユーザインターフェイスは未決 の動作を続いて実行できるように動作待ち行列に残す。

【0069】従ってこの構造はアレイ内のデータの変改や破壊を生じることなく事実条件的でフラッシュメモリシステム内で作動する割込みメカニズムを提供する。更にこのメカニズムは割込みの優先順位レベルに容易に対応することができる。例えば各々のアルゴリズムは優先順位レベルで識別できる。ユーザインターフェイス回路40は動作を二次待ち行列にロードし、割込みを要求するのに必要な信号を出し、現在実行している過程は未決のコマンド要求は高い優先度のものかどうかを判定する。そうであればその割込みは実行している動作を中断してアレイコントローラにより実行される(一次待ち行列に現在格納されている情報で記されているように)。

【0070】更にこの構造により消去動作中のプログラ ムが生じる。アレイ上の消去動作はよく知られた時間の かかる過程である。ブロックの消去動作が現在実行して おり、別のブロックのプログラム動作が実行を待ってい る場合、割込みが生成され割込みアルゴリズムの適切性 を割込み開始ルーチンがチェックし(例えばそれは既に 消去しているブロックへのプログラムしようとする試み か?)、プログラムアルゴリズムの実行前に内部電源を オフ状態に安全にシーケンス化する。これを図22、2 3に単純化した流れ図で例示する。説明のために消去過 程は全てのブロックデータが「0」にプログラムされた 事前調整過程とブロックデータが「1」の値に設定され た検証過程の2つの大きな部分からなると記述できる。 過程流れ図に示すように、例えば別のブロックをプログ ラムする要求により生じる割込みは、高電圧回路操作中 には許されないが、消去中には許される(図23を参照

【図面の簡単な説明】

【図1】 フラッシュメモリを含むコンピュータシステムのブロック図である。

【図2】 本発明のフラッシュメモリシステムのブロック図である。

【図3】 本発明のユーザインターフェイスのブロック 図である。

【図4】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した表である。

【図5】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した表である。

【図6】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した表 である。

【図7】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した表

【図8】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した表 である。

【図9】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した表 である。

【図10】 本発明のシステムで受け取るコマンドコー ドと実施されるアレイコントローラベクトルを例示した 表である。

本発明のシステムで受け取るコマンドコー 【図11】 ドと実施されるアレイコントローラベクトルを例示した 表である。

【図12】 本発明のシステムで受け取るコマンドコー ドと実施されるアレイコントローラベクトルを例示した · 表である。

【図13】 本発明のシステムで受け取るコマンドコー ドと実施されるアレイコントローラベクトルを例示した 表である。

【図14】 本発明のシステムで受け取るコマンドコー ドと実施されるアレイコントローラベクトルを例示した 表である。

【図15】 例示的な状態レジスタビット定義を示した ブロック図である。

【図16】 本発明のブロック状態レジスタの構造を示 したブロック図である。

【図17】 ブロック状態レジスタのビットの例示的な 構成を示す。

【図18】 本発明の不揮発性メモリで利用するアレイ コントローラのブロック図である。

【図19】 プログラムカウンタ回路を示すブロック図 である。

【図20】 本発明の割込み過程の流れを示す図であ

【図21】 本発明の割込み過程の流れを示す図であ

【図22】 本発明の教示による消去過程中のプログラ ムを示す流れ図である。

【図23】 本発明の教示による消去過程中のプログラ ムを示す流れ図である。

【符号の説明】

300 コンピュータシステム

302 CPU

304 主記憶装置

306 ユーザバス

310 フラッシュメモリシステム

20 フラッシュセルアレイ

30 読取り/書込み経路回路

40 ユーザインターフェイス回路

50 アレイコントローラ

60 制御アクセス回路

70 ページバッファ回路

80-85 制御レジスタ回路

200 コマンド状態マシン

210 一時待ち行列

230 動作待ち行列

250 ページバッファカウンタ

260 状態レジスタ


[図1]

[図20]

割 込むアルゴリズム


被割込みアルゴリズム


IRR



- r	7 - 1 7	フェイス製作	
D A	0 0	このフェイスベクトかは3マイクルページ, き書込みコマンド、すなわち「ページバッ: イト/雪をプログラム」コマンド(コード(に干的されている	7 . * * *
1 /	0 1	カスタムアルゴリズム	

ページパッファなしるサイクル書込み





5 7 5 -	. k . k	7 = 1 7 2 h		
_0	7	1 D	カスタムアルゴリズム	
8	7	1 E	カスタムアルゴリズム	
0	7、 6又1	0 0	このフェイスペクトルはるサイクルペーツパッフを書込みコマンド、すなわち「ペーツパッファかイト/路をブログラム」コマンド(コードのCHに子的されている。	· .

ページバ・	7 7	いなしの	3 4 .	10	ル ● 込·	*

マンド - ド	フェイスペクトル	フェイス動作
7 9	1 7	このフェイスペクトルは2サイクルページパッファ! し者込みコマンド、すなわち「単一ブロック何去」 コード20H) 用に予めされている。
1 8	0 1	カスタムアルゴリズム
2 8	0 2	このフェイスペクトルは3 サイクルページパッファ(し自込みコマンド、すなわち「フェイスアルゴリズ, でテストモードを使用可能にする」コマンド(コー 2 人 II)別に予約されている。
3 8	0.9	ページパッファにアルゴリズムコード改訂 1 Dをダミブ。データDOは健康として使用する。データを選出したページパッファのページパッファ位置 0 に入れる
4 8	0.4	カスタムアルゴリズム
6 8	0 5	カスタムてルゴリズム
6 6	0 6	カスタムアルゴリズム
7 8	0 7	カスタムアルゴリズム
8 6	0.8	カスタムアルゴリズム

ベージバッファ付き2サイクル者込み

コマンド	7 - 1 7	フェイス動作	3 7 2 Y	7 1 1 X	フェイス値作
2 0	1 7	ロープロック制法。18は2番目のサイクル中に与えれるアドレスにより指定されたプロックを根去する設定。2番目のサイクルはこのコマンドを適切に使	4 0	1 F	パイト/猫。プログラムパイト/猫シーケンス。ココンド「10」もこの「40」コマンドに写像されるがちょうと同じものではない(AMD互換性コマンド)
		用するためにそのデーナにDOを持たなければならない (確認)	1 7	1 1	カスタムアルゴリズム
1 6	0 1	カスナムアルゴリズム	2 7	1 2	カスタムアルゴリズム
2 6	0 2	このフェイスペクトルはさサイクルページペッファな	9 7	1.3	カスタムアルゴリズム
		し書込みコマンド、すなわち [フェイスアルゴリズム でナストモードモ使用可能にする] コマンド (コード	4 7	1 4	カスタムアルゴリズム
		2 AH)用に子的されている。	8 7	1 5	カスタムアルゴリズム
3 6	0 3	このフェイスペクトルはまサイナルページパッファ付 自書込みコマンド、すなわち「ページパッファにアル	6 7	1 6	カスタムアルゴリズム
		ゴリズムコード改訂1Dモダンプ」用に予約されている。	7 7	1 0	NVロックビット設定。WPBPADビンの状態に、
4 6	0 4	カスタムアルゴリズム			りNVロックヒットを設定(WPBPADはコマン) が実行できるように高くなければならない)。 2 数 E
5 6	0 5	カスタムアルゴリズム			のサイクルでは、データは確認コードとして使用される D O N でなければならず、アドレスはロックする: ロックを選択する
8 6	0.8	カスタムアルゴリズム	8 7	1 6	カスタムアルゴリズム
7 6	0 7	カスタムアルゴリズム	9 7	1.0	N V ロックビットをロード。 このアルゴリズムはアン
8 6	0 8	カステムアルゴリズム	• •		イ
9 6	0 9	レディ/使用中ピンTーキテクテャの再権成。チャブは非パルス化オープンドレイン・レディ/使用中パッファに対してアフェルトする。このコマンドを出した数、レディ/使用中出力は「パルス化」レディ/使用			トも) にロードする。 2番目のサイクルで、テーテト 歌雄コードとして用いられるDOHでなければなられ いが、アドレスは無定義。
		中方式に変換される。	Λ 7	, 1 A	全チップ消去。A7はNVロックピットで保護されていないチップの全ブロックを消去する数定である。
A 6	0 A	カスタムアルゴリズム			一番目のサイクルはこのコマンドをうまく用いるために そのデータにDOを持たなければならない(複数)
9 6	0 В	カスタムアルゴリズム	B 7	1 B	全プロックをロック
C 6	ОС	カステムアルゴリズム	C 7		
D 6	0 D	カスタムアルゴリズム		1 C	カスタムアルゴリズム
E 6	0 E	カスタムアルゴリズム		7-2/4	ファなしのまサイクル書込み
F B	0 F	カスタムアルゴリズム			

2サイクルページパッファなし書込み


【図12】

1	ভ	a	١
- 1	\sim	J	- 4

3 7 V F	7 2 4 3 4 2 1 A	フェイス製作
B 9	1 B	カスタムアルゴリズム
C 9) C	カスタムアルゴリスム
D 9	1 D	カスタムアルゴリズム
E 9	1 2	カスタムアルゴリズム
F 9	1 F	このフェイスペットルは3サイクルペーツパッファバし書込みコマンド、サなわち「パイト/選モブログ・ム」コマンド (コード10日ないし40日) 及び3サインルペーツパッファなし書込みコマンドサなわち「X女好で招手プログラム」(コードFBH) 用に予約される

ページパッファ付きるサイク ル書込み

【図21】



マンド - ド	フェイス ベクトル	フェイス動作
2 B	1 2	カスタムアルゴリズム
8 B	1.3	カスタムアルゴリズム
4 B	1.4	カスタムアルゴリズム
6 D	1.5	カスタムアルゴリズム
6 B	1.6	カスタムアルゴリズム
FB	1 F	×8 製盤で感をプログラム。 (時間を動約するため) 2 つのパイトブログラムコマンドを行わずに×8 装品 に2 パイトのデータをプログラムするのに便用する
8 D	18	カスタムアルゴリズム
9 R	1 9	このフェイスペクトルは2サイクルページパッツァなし者込みコマンド、すなわち「NVロックピットをロード」(コード87H)用に予約されている
A B) A	このフェイスペクトルは2サイクルページパッファ 12 音込みコマンド、すなわち「全チップ商业」(コードATH) 用に子約されている
7 8	1 7	このフェイスペクトルは2サイクルページパッファな し容込みコマンド、すなわち「単一ブロック前去」(コード10日)月に予約されている
B B	1 B	カスタムアルゴリズム
СВ	1 C	カスタムアルゴリズム
DB	1 D	カスナムてルゴリズム
ЕВ	1.8	カスタムアルゴリズム

ページパッファなしるサイクル要込。

コマンド	フュイス ベクトル	フェイス動作
9 8	0.9	このフェイスペクトルは2サイクルページパッファル し智込みコマンド、すなわち「レディ/使用中ワーキ テクチャ両構成」(コード##H)用に予約されている
A 8	0 A	カスタムアルゴリズム
8 8	0 В	カスタムアルゴリズム
С 8	0 С	カスタムアルゴリズム
D 8	0 D	カスタムアルゴリズム
B 8	0 E	カスタムアルゴリズム
F 8	0 F	カスタムアルゴリズム
0 9	1 0	このフェイスペクトルは 2 サイクルページパッファな し書込みすなわちNVロックピットセット(コード) H)用に子約されている
1 9	1.1	カスタムアルゴリズム
2 9	1 2	カスタムアルゴリズム
3 9	1 3	カスタムてルゴリズム
4 9	1 4	カスタムアルゴリズム
6 9	1 5	カスタムアルゴリズム
6 9	1 6	カスタムアルゴリズム
0.8	0 0	このフェイスペクトルは 3 サイクルページパッフ・付 ま事込みコマンド、 すなわち「ページパッフックらパ イト/ 起をプログラム」コマンド(コード O C R) 爪 F 予約されている
8 9	1 8	カスタムアルゴリズム
9 9	1 9	このフェイスペクトルは 2 サイクルペー ツバッファ は し書込みコマンドすなわち「N V ロックピットをロード」(コード97H) 別に予約されている
A 9	1 A	このフェイスペクトルは 2 サイクルページパッファ なし 春込みコマンドすなわち「全チップ悩去」(コードA7H)用に子約されている
۸.	・ジベッファ	付き2サイクル書込み

3 7 7 Y 3 - Y	フュイス ベクトル	フェイス動作
8 A	0 2	「フェイスにより使用可能にしたアストモード」 T A ゴリボム。 1 面目のサイクルT ドレスに無比慮。 アータは2 A H。 2 番目のサイクルでドレスに加比慮。 3 番目のサイクル: データ II D O II (報酬) だがT ドレスは10 P 1 2 2 H (イテースとして一部の任意の役割の3 3 番目と 3 番目のサイクルにディースとして一部の任意のは3 2 4 A T F D R II A T F D R II A T F D R II A F F F F F F F F F F F F F F F F F
BA	0 8	このフェイスペクトルは3サイクルページパッファド を審込みコマンド、すなわち「ページパッファドアル ゴリズムコード改訂(ロモダンプ」用に予約されてし も
4 A	0 4	カスタムアルゴリズム
5 A	0.6	カスタムアルゴリズム
6 A	0 6	カスタムアルゴリズム
7 A	0 7	カスタムアルゴリズム
8 A	0 8	カスタムアルゴリズム
9 ^	0 9	このフェイスペクトルは2サイクルページパッファカ し自込みコマンド、すなわちレディ/使用中ピンテー キテクチャの再研式」(コード9EH)用に予約されて いる
A A	0 A	カスタムアルゴリズム
ВА	0 8	カスタムアルゴリズム
C A	0 C	カスタムアルゴリズム
D A	0 0	カスタムアルゴリズム
EA	0 E	カスタムアルゴリズム
PA	0 F	カスタムアルゴリズム
0 8	10	このフェイスペクトルは3サイクルページパッファな し書込みコマンド、すなわちNVロックピット設定」 (コード1711) 用に子約されている
1 0	1 1	カスタムアルゴリズム

ジパッファ付き2サイクル春込み ページパッファなし3サイクル春込み

【図15】

RDY/ IBSY	SUSP	BPAIL.	PTAIL	LVPP	7.粒济	于东济	平均清	G8R4
CSRA7	GSRA6	CERA6	OSRA4	GSRAJ	(SSRA)	G5RA1	GSRAO	CSR16
				りて見	有される	=,}		
RDY/ IBSY	SUSP	OPPAIL	BLEEP	QFULL	PCRROY	于判价	于约律	· CERL®
BSY	BUSP	OPPAIL	SLEEP	QFULL	PCRRDY	7 利州	[于 457 (木)	· CER
						かこのど、	·卜E更新	

[図13]


3 マンド 5 — ド	7 . 1 2	フェイス動作
о с	0 0	ペーソパッファからパイト/口をプログラム。ページパッファからプログラムするパイト数はコマンドの 2 西目、 8 番目のサイクル中に与えられる
1 C	0 1	カスタムアルゴリズム
. 2 C	0.3	このフェイスペクトルは3サイクルページパッファな し春込みコマンド、すなわち「フェイスアルゴリズム でナストモードを使用可能にする」コマンド(コード 2人日)用に予約のれている
3 C	0 3	このフェイスペクトルは3 サイクルページパッファ付き書込みコマンド、「ページパッファ荷下ルゴリズムコード改訂しひモダンプ」用に子約されている
4 C	0 4	カスタムアルゴリズム
5 C	D 5	カステムアルゴリズム
6 C	0.6	カステムアルゴリズム
7 C	0 7	カスタムアルゴリズム
_8 C	0 8	カスタムアルゴリズム
9 C	0 9	このフェイスペクトルは2サイクルページパッファな し要込みコマンド、すなわちレディ/使刀中ナーキテ クチャの再構成」(コード96日)用に予約されている
A C	0 A	カスタムアルゴリズム
8 C	0.8	カスタムアルゴリズム
сс	0 C	カスタムアルゴリズム
DC	0 D	カスタムアルゴリズム
E C	0 E	カスタムアルゴリズム
FC	0 F	カスタムアルゴリズム
0 D	0 (このフェイスペクトルは2サイクルページパッファな し音込みコマンド、すなわちNVロックピット設定」 (コード21H)用に予約されている
FC	0 F	カスタムアルゴリズム

3 - K	7 = 1 A 4 2 F W	フェイス動作
2 D	1 2	カスタムアルゴリズム
3 D	1 3	カスタムアルゴリズム
4 D	1 4	カスタムアルゴリズム
5 D	1 5	カスタムアルゴリズム
6 D	1 6	カスタムアルゴリズム
PD	1 F	このフェイスペクトルは2サイクルページパッフッなしき込みコマンド「パイトン原をプログラム」コマンド(フード10日~46日) 及びミサイナルページパッファなしき込みコマンド「14芸閣で揺をプログラム」(コードFBH)用に予め、関コマンドは同一フェイスアルゴリズムをもちいる。」
8 D	18	カスタムてルゴリズム
9 D	1 9	このフェイスペクトルは2サイクルページパッファな し書込ろコマンド、すなわちNVロックピットモロー ド」(コード8731)用に子約されている
A D	1 A	このフェイスペクトルは 2 サイクルページバッファな し者込みコマンド、すなわち全テップ商去」(コード A7日)用に子約8れている
7 0	1 7	このフェイスペクトルは 2 サイクルページパッファな し参込みコマンド、すなわち単一ブロック視立」 (コ ード10日) 用に手約されている
B D	1 8	カスタムアルゴリズム
C D	l C	カスタムアルゴリズム
Q Q	I D	カスタムてルゴリズム
£ D	1 E	カステムアルゴリズム

【図14】

ページパッファ付きるサイクル書込み


【図22】





【図17】

? , }	=-+=+9	定 集
7	DLI EDT/BUST\$	プロックレディ/使用中。「0」はプロッ: が使用中であることを示す (BS B特育)。 パワープップもリセット。(FU I は I)、 アレディでフェイスは「0」を使う取る
6	AV LOCE BIT	「0」パワーフップをオン。「0」はプロ: ラム及び前去動作からプロックをロックで (85R特有)。パワーアップをリセット
5	07 7411	1 ~このブロックの動作は失敗。(BSR 特育)。パワーファブモリセット
4	ABORT	1 ~このブロックで動作は放棄。 (B S R 特有) パワーフップをリセット
3	Q70LL) = 動作性与行列は一杯(大坂)(この設定がりにリセットされるまでユーザインタ・フェイスはこれ以上のコマンドを受けない
2	LOW VP7	l = ブロック上で作動しているともに低V P P が検出される(B S R 特有)。パワー アップモリセット
1	RB263A6D	今後の使用のために予約。何は保証されず、 ユーザがマスクすべき。パワーアップモリ セット
0	KEZBEARD	今後の使用のために予約。値は保証されず、 ユーザがマスクすべき。パワーファブをリ セット

【図18】







【手続補正書】

【提出日】平成6年10月21日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】 フラッシュメモリを含むコンピュータシステムのブロック図である。

【図2】 本発明のフラッシュメモリシステムのブロック図である。

【図3】 本発明のユーザインターフェイスのブロック 図である。

【図4】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した図 表である。

【図5】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した図表である。

【図6】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した図表である。

【図7】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した図表である。

【図8】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した図 表である。

【図9】 本発明のシステムで受け取るコマンドコード と実施されるアレイコントローラベクトルを例示した図 表である。

【図10】 本発明のシステムで受け取るコマンドコードと実施されるアレイコントローラベクトルを例示した図表である。

【図11】 本発明のシステムで受け取るコマンドコードと実施されるアレイコントローラベクトルを例示した図表である。

【図12】 本発明のシステムで受け取るコマンドコードと実施されるアレイコントローラベクトルを例示した図表である。

【図13】 本発明のシステムで受け取るコマンドコードと実施されるアレイコントローラベクトルを例示した図表である。

【図14】 本発明のシステムで受け取るコマンドコー

ドと実施されるアレイコントローラベクトルを例示した 図表である。

【図15】 例示的な状態レジスタビット定義を示した ブロック図である。

【図16】 本発明のブロック状態レジスタの構造を示 したプロック図である。

【図17】 ブロック状態レジスタのビットの例示的な 構成を示す。

【図18】 本発明の不揮発性メモリで利用するアレイ コントローラのブロック図である。

【図19】 プログラムカウンタ回路を示すブロック図 である。

【図20】 本発明の割込み過程の流れを示す図であ

【図21】 本発明の割込み過程の流れを示す図であ

【図22】 本発明の教示による消去過程中のプログラ ムを示す流れ図である。

【図23】 本発明の教示による消去過程中のプログラ

ムを示す流れ図である。

【符号の説明】

- 300コンピュータシステム
- 302CPU
- 304主記憶装置
- 306ユーザバス
- 310フラッシュメモリシステム
- 20 フラッシュセルアレイ
- 30 読取り/書込み経路回路
- 40 ユーザインターフェイス回路
- 50 アレイコントローラ
- 60 制御アクセス回路
- 70 ページバッファ回路
- 80-85 制御レジスタ回路
- 200コマンド状態マシン
- 210一時待ち行列
- 230動作待ち行列
- 250ページバッファカウンタ
- 260状態レジスタ

フロントページの続き

(72)発明者 リチャード・ジョセフ・ドゥラント アメリカ合衆国 95621 カリフォルニア 州・シトラス ハイツ・ローペ レイン・ ナンバー21・7733

(72) 発明者 キース・フレドリック・アンダーウッド アメリカ合衆国 95662 カリフォルニア 州・オレンジヴェイル・グリーンバック

レイン ナンバー165・9175

(72) 発明者 ロドニイ・アール・ロズマン

アメリカ合衆国 95667 カリフォルニア 州・プレイサーヴィル・アロウビー ドラ

イブ・1212

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.